EAGLE Help
ERC
-
Funktion
-
Electrical Rule Check (Prüfung auf elektrische Fehler).
-
Syntax
-
ERC
Siehe auch DRC,
Konsistenzprüfung
Dieser Befehl prüft Schaltpläne auf elektrische Fehler. Die
Ergebnisse werden in eine Textdatei mit der Extension .erc
geschrieben.
Folgende Warnungen werden ausgegeben:
- 1. SUPPLY Pin Pin_Name overwritten with Net_Name
- 2. NC Pin Elem._Name Pin_Name connected to Net_Name
- 3. POWER Pin El._Name Pin_N. connected to Net_Name
- 4. only one Pin on net Net_Name
- 5. no Pins on net Net_Name
- 6. unconnected Pin: Element_N. Pin_N.
- 7. Junction at (x, y) appears to connect nets Net_Name and Net_Name
- 8. NET Net_Name: missing Junction at (x, y)
- 9. NET Net_Name: close but unconnected wires at (x, y)
- 10. NETS Net_Name and Net_Name too close at (x, y)
- 11. NET Net_Name: wire overlaps pin at (x, y)
- 12. pins overlap at (x, y)
Folgende Fehler werden gemeldet:
- 13. no SUPPLY for POWER Pin Element_Name Pin_Name
- 14. no SUPPLY for implicit POWER Pin El._Name Pin_Name
- 15. unconnected INPUT Pin: Element_Name Pin_Name
- 16. only INPUT Pins on net Net_Name
- 17. OUTPUT and OC Pins mixed on net Net_Name
- 18. n OUTPUT Pins on net Net_Name
- 19. OUTPUT and SUPPLY Pins mixed on net OUTNET
- 20. uninvoked MUST gate Gate_Name in part Part_Name (Device_Name)
- 21. SUPPLY Pin Pin_Name overwritten with more than one signal (Net_Name, ...)
Bedeutung
- 1. SUPPLY-Pin Pin_Name überschrieben mit Net_Name
- 2. NC-Pin Elem._Name Pin_Name verbunden mit Net_Name
- 3. POWER-Pin El._Name Pin_N. verbunden mit Net_Name
- 4. nur ein Pin an Netz Net_Name
- 5. keine Pins an Netz Net_Name
- 6. offener Pin an Baustein mit ein oder zwei Anschlüssen
- 7. Junction bei (x, y) scheint die Netze Net_Name und Net_Name zu verbinden
- 8. NET Net_Name: fehlende Junction bei (x, y)
- 9. NET Net_Name: nicht verbundene Wires zu nahe bei (x, y)
- 10. NETS Net_Name und Net_Name zu nahe bei (x, y)
- 11. NET Net_Name: Wire überlappt mit Pin bei (x, y)
- 12. Pins überlappen bei (x, y)
- 13. SUPPLY für POWER-Pin des benutzten Gates Element_Name Pin_Name fehlt
- 14. SUPPLY für POWER-Pin des unbenutzten Gate Element_Name Pin_Name fehlt
- 15. offener INPUT-Pin: Element_Name Pin_Name
- 16. ausschließlich INPUT-Pins an Netz Net_Name
- 17. OUTPUT- und OC-Pins an Netz Net_Name gemischt
- 18. mehrere (n) OUTPUT-Pins an Netz Net_Name
- 19. OUTPUT- und SUPPLY-Pins an Netz OUTNET gemischt
- 20. das Gatter mit Add-Level MUST ist nicht benutzt
- 21. SUPPLY Pin Pin_Name wurde mit mehr als einem Signal überschrieben (Net_Name, ...)
Konsistenzprüfung
Der ERC-Befehl führt auch eine
Konsistenzprüfung
zwischen Schaltung und zugehöriger Platine durch, sofern die
Board-Datei vor dem Start des ERC geladen worden ist. Als Ergebnis des
ERC wird die automatische
Forward&Back-Annotation
ein- oder ausgeschaltet, abhängig davon, ob die Dateien konsistent
sind oder nicht.
Bitte beachten Sie, dass der ERC Unterschiede zwischen impliziten Power-Pins und
Supply-Pins im Schaltplan und den tatsächlichen Signalverbindungen im Layout
feststellen kann. Solche Unstimmigkeiten können entstehen, wenn Sie die
Supply-Pins im Schaltplan modifizieren, nachdem Sie mit dem BOARD-Befehl eine
Platinen-Datei erzeugt haben. Wenn die Power-Pins nur "implizit" verbunden sind,
können diese Änderungen nicht immer in das Layout übertragen werden.
Werden solche Fehler festgestellt, bleibt die Forward&Back-Annotation
weiterhin erhalten. Allerdings müssen die Supply-Pins überprüft werden!
Index
|
Copyright © 2005 CadSoft Computer GmbH
|