Der Design Rule Check prüft das Board gegenüber diesen Regeln und meldet Verstöße gegen sie.
Die Design Rules eines Boards können mit Hilfe des Design-Rule-Dialogs modifiziert werden. Der Dialog öffnet sich, wenn man den DRC-Befehl ohne abschließendes ';' aufruft.
Neu angelegte Boards übernehmen ihre Design Rules aus der Datei 'default.dru', die in dem ersten Verzeichnis, das im "Options/Directories/Design rules"-Pfad aufgeführt ist, gesucht wird. Ist keine solche Datei vorhanden, so gelten die programminternen Defaultwerte.
Hinweis zu den Werten für Clearance und Distance: da die interne Auflösung der Koordinaten 1/10000mm beträgt kann der DRC nur Fehler größer als 1/10000mm zuverlässig melden.
File
Das File-Tab zeigt eine Beschreibung des aktuellen Satzes von Design Rules und erlaubt
über Change diese Beschreibung zu verändern (das ist empfehlenswert, wenn Sie eigene
Regeln definieren). Über Load kann man einen anderen Satz von Design Rules
aus einer Datei laden, Save as.. speichert die aktuellen Einstellungen in eine
Datei.
Bitte beachten Sie, dass die Design Rules immer im Board-File gespeichert werden,
so dass diese Regeln auch für die Produktion der Platine bei Weitergabe der brd-Datei
an den Leiterplatten-Hersteller gelten. Die "Load..." und "Save as..." Buttons dienen
lediglich dazu die Design Rules einer Platine in eine externe Datei zu kopieren bzw.
sie von dort zu laden.
Layers
Im Layers-Tab legt man fest welche Layer die Platine tatsächlich verwendet, wie dick die einzelnen Kupfer- bzw. Isolationslagen sind und welche Via-Übergänge möglich sind (bitte beachten Sie, daß sich dies nur auf echte Vias bezieht; selbst wenn kein Via von Layer 1 bis 16 im Layer-Setup definiert wurde sind Pads dennoch erlaubt).
Das Layer-Setup wird durch den String im "Setup"-Feld definiert. Dieser String besteht aus einer Sequenz von Layer-Nummern, getrennt durch jeweils ein '*' oder '+', wobei '*' für Kern-Material (auch als FR4 oder dergleichen bekannt) und '+' für Prepreg (oder sonstiges Isolationsmaterial) steht. Die tatsächliche Kern- und Prepreg-Sequenz hat keine weitergehende Bedeutung für EAGLE, außer der unterschiedlichen farblichen Darstellung in der Anzeige oben links auf diesem Tab (das tatsächliche Multilayer-Setup muß auf jeden Fall mit dem Leiterplatten-Hersteller abgesprochen werden). Die Vias werden dadurch definiert, daß eine Sequenz von Layern in (...) eingeschlossen wird. Der Setup-String
(1*16)würde demnach für eine zweilagige Platine bestehend aus den Layern 1 und 16 stehen, mit ganz durchgehenden Vias (dies ist auch der Default-Wert).
((1*2)+(15*16))was eine vierlagige Platine darstellt deren Layer-Paare 1/2 und 15/16 auf Kern-Material gefertigt und durchgebohrt werden, und schließlich mit Prepreg verpresst und am Ende nochmals ganz durchgebohrt werden.
[2:1+((2*3)+(14*15))+16:15]Dies ist im wesentlichen das vorherige Beispiel, erweitert um zwei zusätzliche Aussenlagen, die mit den nächstinneren Lagen durch blind Vias verbunden sind. Es ist auch möglich nur einen der Parameter t bzw. b zu benutzen, so daß
[2:1+((2*3)+(15*16))]ebenfalls ein gültiges Setup wäre. blind Vias müssen nicht am Top oder Bottom Layer beginnen, sondern können auch in innenliegenden Lagenstapeln verwendet werden, etwa in
[2:1+[3:2+(3*4)+5:4]+16:5]Ein blind Via von Layer a nach Layer b implementiert auch alle möglichen blind Vias von Layer a nach allen Layern zwischen a und b, so daß
[3:1+2+(3*16)]blind Vias von Layer 1 nach 2 und von Layer 1 nach 3 erlauben würde.
Clearance
Im Clearance-Tab definiert man verschiedene Mindestabstände zwischen
Objekten in den Signallayern. Das sind üblicherweise Mindestwerte, die vom
Fertigungsprozess beim Leiterplatten-Hersteller vorgegeben werden. Sprechen
Sie sich dazu mit dem Hersteller ab.
Der aktuelle Mindestabstand zwischen Objekten, die zu unterschiedlichen Signalen
gehören, werden auch von den Werten der unterschiedlichen Netzklassen beeinflußt.
Bitte beachten Sie, dass ein Polygon mit dem besonderen Namen _OUTLINES_ dazu verwendet wird Kontur-Daten zu erzeugen und dieses die Design Rules nicht einhält.
Distance
Im Distance-Tab legt man die Mindestabstände zwischen Objekten in den Signallayern und dem Platinenrand (Dimension) und zwischen Bohrungen (Holes) fest. Achtung: Es werden nur Signale gegenüber Dimension geprüft, die auch tatsächlich an mindestens einem Pad oder Smd angeschlossen sind. So ist es erlaubt, Eckwinkel zur Markierung der Platinenbegrenzung in den Signallayern zu zeichnen ohne dass der DRC Fehler meldet.
Aus Gründen der Kompatibilität zu Version 3.5x gilt: Wird der Parameter für den Mindestabstand zwischen Kupfer und Dimension auf 0 gesetzt, so werden Objekte im Dimension-Layer beim Freirechnen der Polygone nicht mehr berücksichtigt (ausgenommen Holes, die immer berücksichtigt werden). Es findet dann auch keine Abstandsprüfung zwischen Kupfer und Dimension mehr statt.
Sizes
Unter Sizes legt man die Mindestbreite von Objekten in Signallayern und den
Mindestbohrdurchmesser fest. Diese Werte sind absolute Minimalmaße, die vom
Herstellungsprozess der Platine bestimmt werden. Sprechen Sie sich hierzu
mit dem Leiterplatten-Hersteller ab.
Die Mindestbreite von Leiterbahnen und der Mindestbohrdurchmesser von Durchkontaktierungen
kann außerdem für unterschiedliche Netzklassen festgelegt werden.
Restring
Im Restring-Tab definiert man die Mindestbreite des Kupferrings, die nach
dem Bohren eines Pads oder Vias um die Bohrung herum stehen bleibt. Die Werte
werden in Prozent des Bohrdurchmessers angegeben. Außerdem kann ein Minimal- und
ein Maximalwert festgelegt werden. Die Restringbreiten für Pads können im Top-,
Bottom- und in den Innen-Layern unterschiedlich sein, während bei Durchkontaktierungen
(Vias) nur zwischen Außen- und Innenlagen unterschieden wird.
Wenn für den tatsächlichen Durchmesser eines Pads (in der Bibliothek festgelegt) oder
eines Vias ein größerer Wert vorgegeben wird, wird dieser in den Außenlagen verwendet.
Pads können beim Anlegen von Packages mit dem Durchmesser 0 gezeichnet werden, so
dass der Restring vollständig in Abhängigkeit des Bohrdurchmessers berechnet werden
kann.
Shapes
Unter Shapes definiert man die Formen der Smds und Pads.
Smds werden üblicherweise als Rechtecke (mit "Roundness" = 0) in der Bibliothek
definiert. Wenn Sie in Ihrem Design gerundete Smds verwenden wollen, kann man hier
einen Rundungsfaktor (Roundness) angeben.
Pads werden normalerweise als Octagon (längliche Octagons wo sinnvoll)
in der Biliothek festgelegt. In den Combo-Boxen können Sie festlegen,
ob die Pads im Layout so verwendet werden wie sie auch in der Bibliothek
definiert wurden, oder ob alle rechteckig, rund oder octagonal sein sollen.
Das kann man für Top- und Bottom-Layer separat definieren.
Wird das "erste" Pad in der Bibliothek als solches markiert, kann man in der
dritten Combo-Box bestimmen, welche Form dieses Pad haben soll
(entweder rund, rechteckig, octagonal oder keine spezielle Form).
Die Elongation-Parameter legen das Aussehen von Pads mit der Form Long bzw. Offset fest.
Supply
Unter Supply legt man die Abmessungen für Thermal- und Annulus-Symbole fest, die
in Versorgungslagen verwendet werden.
Bitte beachten Sie, dass das tatsächliche Aussehen dieser Symbole von ihrer
Definition abweichen kann, wenn man Daten mit Photoplottern erzeugt, die besondere
Thermal/Annulus-Blenden verwenden. Siehe hierzu auch die Bemerkungen zum Thema
"Versorgungs-Layer" beim LAYER-Befehl.
Masks
Im Masks-Tab legt man die Abmessungen von Lötstop- (solder stop) und
Lotpasten-Symbolen (cream mask) fest. Sie werden in Prozent der kleineren Seite
eines Smds, Pads oder Vias angegeben und werden durch einen Minimal- bzw.
Maximalwert begrenzt.
Eine Lötstopmaske wird automatisch für Smds, Pads und solche Vias erzeugt, die den
angegebenen Wert für den Bohrdurchmesser im Parameter "Limit" überschreiten.
Die Lotpastenmaske (cream frame) wird nur für Smds ezeugt.
Misc
Unter Misc kann man die Rasterprüfung (grid) bzw. die Winkelprüfung (angle) aktivieren.
Index | Copyright © 2005 CadSoft Computer GmbH |